網頁 貼吧 文章 作者 工作  
網頁搜尋
 
 愛PO吧 >> qzsuhbax >> 瀏覽文章
回覆 加入我的最愛 與好友分享

Super FinSim V7.0.一4 英文光碟正式版(硬體描绘語言模擬)

本被文章 0 次, 共有回覆 0  
0
 
0
Super FinSim V7.0.1四 英文光碟正式版(硬體描摹語言模擬)


商品名稱: Super FinSim V7.0.1四


商品分類: 電子、電機、電信應用軟體


商品類型: 硬體描摹語言模擬


語系版本: 英文光碟正式版


運行平台: WIN 九x/WIN ME/WIN NT/WIN 2000/WIN XP/WIN 2003


更新日期: 2006-06-12


熱門標籤: 硬體描摹語言模擬
FinSim
Super





安裝說明:



‧執行 Autorun.exe 安裝,安裝完成後把光碟 授權檔 資料夾裡的 FLEXlm 資料夾

複製到硬碟 C: 裡裡,然後到管束台 => 系統 => 進階 => 環境變數 => 系統變數

=> 按新增鈕 => 變數名稱填入 FINTRON_LICENSE_FILE => 變數值填入

C:FLEXlmlicense.dat,1樣再新增1個 變數名稱 LM_LICENSE_FILE => 變數值

填入 C:FLEXlmlicense.dat,記得按確定鈕儲存設定

內容說明:





Super-FinSim 模擬環境由1個附帶 OVI 的 Virology 編譯器,1個模擬構件和1

個模擬內核組成。



Verilog 編譯器用於【1】檢查設計的句法和語意的正確性,【2】依據設計求告產

生配置模擬內核所求告的原始碼和資料。【3】 選擇性的產生1個供其它應用程式

處理的中間样式表達。模擬構件用於連結構成1個模擬器所需要的部分檔案,比喻

,編譯器的輸出和模擬內核。主C連結器用於此指标。模擬內核是部分 Veilog設計

模擬民众原始碼。1旦配置完成,模擬內核就成為1個定制的 Verilog設計的模擬

器。Super-FinSim的模擬器概略執行



Super-FinSim Verilog編譯器有1個疾速和強大的能進行廣泛錯誤檢查和恢復的分

析器。其它,阐发器能產生標明潛在設計錯誤的正告訊息原始碼,比喻,交換1個

越界的數組元素。










相關商品:

Fintronic Super FinSim v九.3.八 SOLARIS 英文正式版(線性FinSim Verilog仿真器軟體)


Fintronic Super FinSim v九.2.3 英文正式版(線性FinSim Verilog仿真器軟體)


Fintronic Super FinSim v10.0.03 SOLARIS 英文正式版(FinSim Verilog仿真軟體)


Fintronic Super FinSim v九.3.2九 SOLARIS 英文正式版(線性FinSim Verilog仿真器軟體)


Super Finsim v九.3.1九 Solaris 英文正式版(仿真環境軟體)

逛上一篇:   逛下一篇:

作者: qzsuhbax
  (2011-07-08 09:21)
推薦文章: 將本文章推薦到【百度收藏】 將本文章推薦到【YouPush】 將本文章推薦到【udn共享書籤】 將本文章推薦到【Fiigo】書籤

 本文章共有回覆 0 篇,分 1 頁
 聲明:以上內容不代表本站立場,且內容由網友發表提供,若有爭議或違法由發表者承擔,本站將不負責連帶責任,謝謝。

 IPoBar  愛PK  愛遊戲  愛online
新手教學 客服中心 站務公告 交換連結 合作提案 關於我們
 
版權所有©ipobar Ltd., All Rights Reserved.
論壇內會員言論僅代表個人觀點,不代表本站同意其說法,本討論區不承擔由該言論所引起的法律責任