網頁 貼吧 文章 作者 工作  
網頁搜尋
 
 愛PO吧 >> 明道條款 >> 瀏覽文章
回覆 加入我的最愛 與好友分享

SynaptiCAD Product Suite v16.04b

本被文章 0 次, 共有回覆 0  
0
 
0
林晟超理解數學系列 潮吹[hr]
商品名稱: SynaptiCAD Product Suite v16.04b


商品分類: 電子、電機、電信應用軟體


商品類型: 電子設計自動化軟體


語系版本: 英文正式版


運行平台: Windows XP/Vista/7


更新日期: 2011-10-10




破解說明:



關掉主程式,破解檔放置於crack夾內,請將破解檔複製於主程式的安裝目錄內既可破解

內容說明:



SynaptiCAD公司出品的EDA(電子設計自動化)工具集合,包括HDL輸入、仿真、測試

波形分析、管腳映射工具等等,是一個很完整的EDA方案。

包含了9種功能強大的工具:TestBencher Pro;BugHunter Pro;VeriLogger Pro;

WaveFormer Pro;SimuTAG;PinPort;DataSheet Pro;Timing Diagrammer Pro;

Gigawave Viewer 。

1.TestBencher Pro:用於從獨立於語言的時序邏輯表生成交互式VHDL,Verilog,

OpenVera,e, 和TestBuilder 測試基準及總線功能的模型。生成的測試基準能提供基

於仿真相應的不同的激發向量,以便於測試基準功能作為一個被測試系統環境的動作

模型正常工作。 TestBencher Pro是一個優秀的測試大規模FPGA 和 ASIC設計的工具。

2.BugHunter Pro:一款用於Verilog, VHDL 和 C++ 模擬器的圖形調試系統。

BugHunter 支援所有主要的 HDL 模擬器,其主要功能包括:單一步驟調試、波形數

據串流、項目管理等等。可以偵測程式與幫助系統的交互過程從而發現問題所在。

3.VeriLogger Pro:Verilog模擬器軟體。提供一個綜合了傳統Verilog模擬器所有

特徵的仿真環境,它具有強大的圖形測試向量產生器。VeriLogger 的快速模型測試

使用戶可以對設計中的每個模型進行「自底向上」的測試。

4.WaveFormer Pro:由時序圖分析器、模擬器和測試向量生成器組合而成。它為設計

人員提供了一個集成的環境,可以用來開發數字和模擬線路的時序圖。 WaveFormer

Pro可以由Spice模擬器,Mathematica,或Matlab等工具輸入模擬數據。還可以利用

WaveFormer Pro 內部擁有的波形函數直接生成模擬信號;或者將從總線上得到的數

字信號變換成模擬信號。還可以將模擬信號波形逐段線性地變換成Spice模擬器的電

壓信號源。

5.SimuTAG:一款功能強大和實時地查證出 FPGAs 的錯誤的系統。可經由比較FPGA

功能規則反證RTL樣式模擬規則,迅速發現邏輯和綜合錯誤。

6.PinPort:提供數字硬體與Verilog 或C++的虛擬介面環境。

7.DataSheet Pro:時間表文件夾管理工具。

8.Timing Diagrammer Pro:時間表設計工具。

9.Gigawave Viewer:波形觀測器。

英文說明:



Want a powerful, yet easy to use simulation environment?

SynaptiCAD's simulation and debugging tools provide a

standard interface for controlling all of your simulation

tools. SynaptiCAD's timing diagram editors have the most

extensive and accurate timing analysis features available

in any timing diagram editor on the market including delay

correlation, reconvergent fan-out, and clocks that model

jitter and buffer delays. Three different levels of editing

let you pick the best price and feature set for your

application. Free yourself from the time-consuming process

of manually writing Verilog, VHDL, and SystemC testbenches.

Generate them graphically from timing diagrams.SynaptiCAD

provides 3 levels of test bench generation to meet all your

design needs. SynaptiCAD offers support for the latest test

equipment and emulation technologies allowing you to port

your simulation and timing analysis data to your

prototyping environment.

圖片說明:




逛上一篇:   逛下一篇:

作者: hrbytjnon
  (2012-01-18 17:46)
推薦文章: 將本文章推薦到【百度收藏】 將本文章推薦到【YouPush】 將本文章推薦到【udn共享書籤】 將本文章推薦到【Fiigo】書籤

 本文章共有回覆 0 篇,分 1 頁
 聲明:以上內容不代表本站立場,且內容由網友發表提供,若有爭議或違法由發表者承擔,本站將不負責連帶責任,謝謝。

 IPoBar  愛PK  愛遊戲  愛online
新手教學 客服中心 站務公告 交換連結 合作提案 關於我們
 
版權所有©ipobar Ltd., All Rights Reserved.
論壇內會員言論僅代表個人觀點,不代表本站同意其說法,本討論區不承擔由該言論所引起的法律責任