網頁 貼吧 文章 作者 工作  
網頁搜尋
 
 愛PO吧 >> 三隻小豬 >> 瀏覽文章
回覆 加入我的最愛 與好友分享

Super FinSim v8.4.1 英文正式版(Virology編譯器軟體)

本被文章 0 次, 共有回覆 1  
0
 
0
xyz軟體補給站




Super FinSim v8.4.1 英文正式版(Virology編譯器軟體)




Super FinSim v8.4.1 英文正式版(Virology編譯器軟體)






[pre]
≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡
≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡≡
Super FinSim v8.4.1 英文正式版(Virology編譯器軟體)
^^^^^^^^^^^^^^^^^^^^^^^^ 2007年01月最新版!
For WIN 9x/WIN ME/WIN NT/WIN 2000/WIN XP/WIN 2003

原版光碟!!!絕對超值!!
2007.01.20全新〞光榮 〞上市 XYZ軟體補給站
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
本站網址:[b]http://xyz566.com[/B]



[/b]



Super FinSim v8.4.1 英文正式版(Virology編譯器軟體)

相關網址:
http://www.ceopower.com/products/simulation/index.html

安裝序號:

破解說明:
破解檔放置於crack夾內,請將破解檔複製於主程式的安裝目錄內既可破解

中文化說明:

內容說明:
Super-FinSim 仿真環境由一個附帶OVI的Virology編譯器,一個仿真構件和一個仿真內
核組成。Verilog編譯器用於(1)檢查設計的句法和語意的正確性,(2)依據設計要求
產生配置仿真內核所要求的代碼和數據。(3)選擇性的產生一個供其它應用程式處理的
中間格式表達。仿真構件用於鏈接構成一個仿真器所需要的所有文件,例如,編譯器的
輸出和仿真內核。主C鏈接器用於此目的。仿真內核是所有Veilog設計仿真公共代碼。一
旦配置完成,仿真內核就成為一個定制的Verilog設計的仿真器。Super-FinSim的仿真器
可以運行
Super-FinSim Verilog 編譯器有一個快速和強大的能進行廣泛錯誤檢查和恢復的分析器
。此外,分析器能產生標明潛在設計錯誤的警告資訊代碼,例如,交換一個越界的數組
元素。
Super-FinSim Verilog 編譯器支援來自Verilog-XL的一些編譯器選項,包括控制庫搜索
功能的選項。為便於引用命令文件同樣得到支援。必需事先指定希望的Super- FinSim
仿真器模式,不管是編譯,解釋或編譯、解釋的混合狀態。如果不指定,Super-FinSim
將會試圖仿真編譯模式下的整個設計,如果發現了一個許可的編譯仿真器,否則,將在
解釋模式仿真設計。所有的編譯資訊儲存在登記文件『finvc.log』。
Super-FinSim仿真器使用仿真內核的波形例程介面支援實時波形顯示。最近的Super-
FinSim從數據I/O的工程捕捉系統(ECS)和 Veribest』s Veriscope支援實時波形顯示
。用ECS波形顯示構造仿真器,必須指定選項『-ecs』。用Veriscope波形顯示構造仿真
器,必須指定選項 『-veriscope』。
這裡提供的是Linux64平台上使用的版本。

英文說明:
Super-FinSim is the top of the line FinSim Verilog simulator.
Ever since the first FinSim Verilog simulator has been sold
in 1993, the FinSim Verilog simulators have introduced many
new features that have become state of the art in Verilog
simulation: mixed Compiled and Interpreted simulation,
simulation Farm that allows one engineer to manage hundreds
of simultaneous simulations, separate and incremental
compilation, high performance save and restart, direct
integration with C code without the need for PLI, etc.

Super FinSim supports the entire Verilog standard IEEE 1364
-1995 and many features of IEEE 1364-2001, which are listed
under Support for Verilog 2001. It's support includes SDF,
VCD, PLI, as well as excellent integration with other tools
such as a tight integration via API (for better performance
than PLI integration) with Debussy and Verdi debug
environments from Novas Software, and excellent PLI
integrations with Specman from Verisity and Vera from
Synopsys for test benches, MMAV from Denali for memory
models, Undertow from Veritools for debug environment,
HDLScore from Summit Design for code coverage, and others.


In the DA Solution Limited `96 benchmark, the predecessor
of Super-FinSim, FinSim-ECS, was rated the fastest Verilog
simulator.FinSim was rated the fastest PC-based Verilog
simulator in the ASIC & EDA benchmark.

XYZ軟體補給站 強力推薦!!!一定讓你值回票價,保證錯不了。
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=










[/pre]



Super FinSim v8.4.1 英文正式版(Virology編譯器軟體)

逛上一篇:   逛下一篇:

作者: jnfdmhibhk
  (2010-07-09 22:40)
推薦文章: 將本文章推薦到【百度收藏】 將本文章推薦到【YouPush】 將本文章推薦到【udn共享書籤】 將本文章推薦到【Fiigo】書籤

 本文章共有回覆 1 篇,分 1 頁
 聲明:以上內容不代表本站立場,且內容由網友發表提供,若有爭議或違法由發表者承擔,本站將不負責連帶責任,謝謝。

 IPoBar  愛PK  愛遊戲  愛online
新手教學 客服中心 站務公告 交換連結 合作提案 關於我們
 
版權所有©ipobar Ltd., All Rights Reserved.
論壇內會員言論僅代表個人觀點,不代表本站同意其說法,本討論區不承擔由該言論所引起的法律責任